JK-FFを用いたダウンカウンタの問題 同期式5進ダウンカウンタの設計手順を説明し、その手順に… 2022/7/30 未分類 🔊 AI音声で読み上げ JK-FFを用いたダウンカウンタの問題 同期式5進ダウンカウンタの設計手順を説明し、その手順にしたがって設計し、回路図と動作波形を書け。 なお同期方法はポジティブエッジとする。 普通に2^nのカウンタならできるのですが、それ以外のカウンタなので どのようにすればよいのかわかりません。 回答お願いします。
y_swallowtailsさん
同期式だとこれですかね。ただし本質問はダウンカウンターなのでね。アップダウンカウント兼用のリバーシブルカウンターは、次のようになる。下図に示されるように、各段のQからとるところを、Qbarからとる。そうすればダウンカウンターになります。
これを見ても判るように、たとえばQ0の桁は、0から1に変わるごとに上位桁から、1を借りているのです。この上位桁への借りとは、上位桁のFFを再び減算的に動作させればよい(1を引く)。これは実際にどうすればよいかというと、ただ単に次のFFへの出力を左側のコレクタから取り出せばいいのです。
Q2….Q1….Q0…………..
..1…….0…….0………4….
..0…….1…….1………3….
..0…….1…….0………2….
..0…….0…….1………1….
..0…….0…….0………0….
http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.html
工学図書、「論理回路の基礎」田丸著、詳しい設計理論つきで、回路図がp191にあります。ここにはスペースなく載せられない。それに10進の同期式アップカウンターだし。cda59104クリックし、昨日あたりに答えた別のQ&A見てくださいませんか？
Webでもいいでしょうが、こういう書籍、アマゾンにも中古であるわけなんで、購入されるよう薦めます。この本は、某旧制帝大の工学部電気電子工学科の教科書なんで、そうそういい加減な本ではありません。
http://www.amazon.co.jp/%E8%AB%96%E7%90%86%E5%9B%9E%E8%B7%AF%E3%81%AE%E5%9F%BA%E7%A4%8E-%E7%94%B0%E4%B8%B8-%E5%95%93%E5%90%89/dp/4769202040/ref=sr_1_1?s=books&ie=UTF8&qid=1369761135&sr=1-1&keywords=%E8%AB%96%E7%90%86%E5%9B%9E%E8%B7%AF%E3%81%AE%E5%9F%BA%E7%A4%8E+%E7%94%B0%E4%B8%B8
実際の現場では、必要があれば、74161とか163という便利な同期カウンターがあるわけなんで、そのLOAD機能を使えば、あっという間にできるので、こういうことを考える必要はないと思います。
しかし、カウンターというものは論理回路の学習する過程で欠かせない(結果がひと目で見えるから)、誰でも一度は通る関所です。私も若いころディジタルクロックなど作り勉強しました。そういう事情なのに、別の回答者で、こういう質問を必ずこきおろすのがいますが、放っておくことです。私はその都度Yahoo!知恵袋スタッフに通報することにしていますんで。その男は、これまでに、ライフを没収されること2回でした(笑)
まず、3つのFlipflopを用意するでしょ。
同期カウンタってんだから、各Flipflopのクロック入力には、同じクロック信号を配線するでしょ。
そしたら、３つのFlipFlopの値がどう変化するべきか、どう変化させれば5進カウンタになるか、を考えて紙に書くでしょ。
そのように変化させるためには、各FlipflopのJ端子K端子にどういう信号を与えたら良いかを考えるでしょ。
あとは、その考えを回路にするだけ。
ちなみに、こんなページもあるけど、参考になるかな。
http://tamuro.gooside.com/guen/Divider.html
JK-FFを使ったカウンタ回路は、デジタルの初歩として良く使われるね。
何事も、とっかかりをシッカリ理解しておくのは、大事なコトだ。
ところでさぁ、気になったんだけど・・・
「普通に2^nのカウンタならできるのですが」って。。。
同期式の2^n進カウンタを作れるなら、5進カウンタもワケないと思うんだけど。。。
もしかして、非同期カウンタとゴッチャになってない？（＾＾；
０迄ダウンカウントしたら全てのＦＦに４をＬＯＡＤすれば良いのです。
０の検出とマルチプレクサで４をＬＯＡＤする。
今時こんな問題出す先生ってデジタル回路を知らない素人だよ。